Curs aplicat despre trecerea de la codul RTL la un layout de cip verificat și pregătit pentru trimiterea la fabricație. Accentul cade pe implementarea fizică, de la netlistul obținut prin sinteza codului RTL până la layout-ul final și verificarea acestuia, urmărind frecvența de funcționare, consumul și aria ocupată.

Participanții vor utiliza Cadence Innovus pentru implementarea fizică a circuitelor integrate digitale și scripturi Tcl pentru automatizarea etapelor de proiectare. În laborator vor construi treptat propriul proiect, parcurgând întregul flux de implementare al unui bloc digital.

Tematică: fluxul de proiectare ASIC și limbajul Tcl; floorplanning și rețeaua de alimentare; plasarea celulelor și optimizarea circuitului; distribuția semnalului de ceas; rutarea și analiza întârzierilor; verificarea fizică și verificările finale.

Detalii

Organizator

Curs dezvoltat împreună cu compania Marvell.

Calendarul activității

7 cursuri a câte 2 ore și 7 laboratoare a câte 2 ore, în total 28 de ore.

Participare

Studenți din anii III și IV. Precondiție: CID.

Detalii suplimentare

Instructori de laborator: Ștefan Catrinoiu (Marvell) și Alex Călinescu (AMPLIPH).